´ó·¢28¹úоµÄ?FPGA ÅàѵÁ÷³ÌÏê½â£¬£¬£¬£¬£¬×ÊÖúÄã¸ßЧÈëÐÐFPGA¸Ú£º
1. Èëѧǰ×ÉѯÓë»ù´¡²âÆÀ£º
– ×Éѯ£ºÑ§Ô±ÔÚ±¨Ãûǰ¿ÉÒÔͨ¹ýµç»°¡¢ÍøÂçµÈ·½·¨Ïò´ó·¢28¹úоµÄÕÐÉú²¿·Ö×Éѯ¿Î³ÌÏà¹ØÐÅÏ¢£¬£¬£¬£¬£¬Ïàʶ¿Î³ÌÄÚÈÝ¡¢Åàѵ·½·¨¡¢¾ÍÒµÔ¶¾°µÈ¡£¡£¡£¡£
– »ù´¡²âÆÀ£º¿ÉÄÜ»áÓмòÆÓµÄ»ù´¡²âÆÀ£¬£¬£¬£¬£¬ÒÔÈ·¶¨Ñ§Ô±µÄ֪ʶˮƽºÍѧϰÄÜÁ¦£¬£¬£¬£¬£¬ÎªºóÐøµÄ½Ìѧ°²ÅÅÌṩ²Î¿¼¡£¡£¡£¡£

2. ÀíÂÛ֪ʶѧϰ½×¶Î£º
– FPGA »ù´¡£¡£¡£¡£º½â˵ FPGA µÄ»ù±¾¿´·¨¡¢Éú³¤Àú³Ì¡¢Ó¦ÓÃÁìÓòÒÔ¼°Óë¹Å°å ASIC µÄÇø±ðµÈ£¬£¬£¬£¬£¬×ÊÖúѧԱ½¨Éè¶Ô FPGA ¼¼ÊõµÄÆðÔ´ÊìϤ¡£¡£¡£¡£Ñ§Ô±ÐèÒªÏàʶ FPGA µÄÊÂÇéÔÀí¡¢ÄÚ²¿½á¹¹¡¢¿É±à³ÌÐԵȻù´¡ÖªÊ¶¡£¡£¡£¡£
– HDL ±à³Ì£ºÉîÈë½ÌÊÚÓ²¼þÐÎòÓïÑÔ£¨Èç VHDL »ò Verilog£©µÄÓï·¨ºÍÉè¼Æ¼¼ÇÉ¡£¡£¡£¡£ÕâÊÇ FPGA ¿ª·¢µÄ½¹µã¼¼ÄÜ£¬£¬£¬£¬£¬Ñ§Ô±ÐèҪͨ¹ý´ó×ÚµÄѵÁ·ºÍʵ¼ù£¬£¬£¬£¬£¬ÊìÁ·ÕÆÎÕ HDL ±à³Ì£¬£¬£¬£¬£¬ÒÔ±ãÄܹ»×ÔÁ¦Íê³É FPGA µç·µÄÉè¼ÆºÍʵÏÖ¡£¡£¡£¡£¿£¿£¿£¿£¿£¿Î³Ì»á´Ó»ù´¡µÄÓï·¨¡¢Êý¾ÝÀàÐÍ¡¢ÔËËã·ûµÈ×îÏȽâ˵£¬£¬£¬£¬£¬Öð½¥ÉîÈëµ½ÖØ´óµÄµç·Éè¼Æ£¬£¬£¬£¬£¬Èç״̬»ú¡¢¼ÆÊýÆ÷¡¢±àÂëÆ÷µÈ¡£¡£¡£¡£
– ¿ª·¢¹¤¾ßÓëÆ½Ì¨£º½éÉܳ£ÓÃµÄ FPGA ¿ª·¢¹¤¾ß£¨Èç Xilinx Vivado¡¢ModelSim µÈ£©ºÍ¿ª·¢°å£¨Èç ZYNQ¡¢Artix-7 µÈ£©¡£¡£¡£¡£ÈÃѧԱÊìϤ¿ª·¢ÇéÐΣ¬£¬£¬£¬£¬ÕÆÎÕ¿ª·¢¹¤¾ßµÄʹÓÃÒªÁ죬£¬£¬£¬£¬Äܹ»¾ÙÐÐ FPGA ÏîÄ¿µÄ¿ª·¢¡¢µ÷ÊÔºÍÑéÖ¤¡£¡£¡£¡£°üÀ¨Èí¼þµÄ×°Öá¢ÉèÖᢹ¤³Ì½¨Éè¡¢´úÂë±àд¡¢·ÂÕæ¡¢×ۺϡ¢ÊµÏֵȻ·½Ú¡£¡£¡£¡£

3. ¸ß¼¶Ó¦ÓÃÓëÍØÕ¹Ñ§Ï°£º
– SoC Éè¼Æ£ºº¸Ç SoC£¨ÏµÍ³¼¶Ð¾Æ¬£©µÄ»ù±¾¿´·¨¡¢Éè¼ÆÁ÷³ÌÒÔ¼° FPGA ÔÚ SoC Éè¼ÆÖеÄÓ¦Óᣡ£¡£¡£Í¨¹ýѧϰ SoC Éè¼Æ£¬£¬£¬£¬£¬Ñ§Ô±¿ÉÒÔÌáÉý×Ô¼ºµÄϵͳÉè¼ÆÄÜÁ¦£¬£¬£¬£¬£¬ÏàʶÔõÑù½« FPGA ÓëÆäËûоƬ¼¯³É£¬£¬£¬£¬£¬¹¹½¨ÖØ´óµÄµç×Óϵͳ¡£¡£¡£¡£
– ¸ßËÙ½Ó¿Ú¼¼Êõ£º½â˵¸ßËÙ½Ó¿Ú£¨Èç PCIe¡¢SerDes µÈ£©µÄÉè¼ÆºÍʵÏÖ¡£¡£¡£¡£Ëæ×ÅÊý¾Ý´«ÊäËÙÂʵÄÒ»Ö±Ìá¸ß£¬£¬£¬£¬£¬¸ßËÙ½Ó¿Ú¼¼ÊõÔÚ FPGA Ó¦ÓÃÖÐÔ½À´Ô½Ö÷Òª£¬£¬£¬£¬£¬Ñ§Ô±ÐèÒªÕÆÎÕ¸ßËÙ½Ó¿ÚµÄÔÀíºÍÉè¼ÆÒªÁ죬£¬£¬£¬£¬ÒÔ±ãÄܹ»Ó¦¶Ô¸ßËÙÊý¾Ý´«ÊäµÄÌôÕ½¡£¡£¡£¡£
– AI ¼¶Ó¦Ó㺽éÉÜ FPGA ÔÚÈ˹¤ÖÇÄÜÁìÓòµÄÓ¦Ó㬣¬£¬£¬£¬ÈçÉî¶Èѧϰ¼ÓËÙ¡¢Í¼Ïñ´¦Öóͷ£µÈ¡£¡£¡£¡£È˹¤ÖÇÄÜÊÇÄ¿½ñµÄÈÈÃÅÁìÓò£¬£¬£¬£¬£¬FPGA ÔÚÈ˹¤ÖÇÄÜÖеÄÓ¦ÓÃÒ²Ô½À´Ô½ÆÕ±é£¬£¬£¬£¬£¬Ñ§Ô±Í¨¹ýѧϰ¿ÉÒÔÕÆÎÕ FPGA ÔÚÈ˹¤ÖÇÄÜÁìÓòµÄÓ¦Óü¼Êõ£¬£¬£¬£¬£¬ÎªÎ´À´µÄÖ°ÒµÉú³¤´òÏÂÓÅÒìµÄ»ù´¡¡£¡£¡£¡£
– Ëã·¨¼¶ÓÅ»¯£º½â˵Ëã·¨ÔÚ FPGA ÉϵÄÓÅ»¯ÒªÁ죬£¬£¬£¬£¬°üÀ¨Á÷Ë®ÏßÉè¼Æ¡¢×ÊÔ´·ÖÅɵȡ£¡£¡£¡£ÓÉÓÚ FPGA µÄÐÔÄܺÍ×ÊÔ´ÓÐÏÞ£¬£¬£¬£¬£¬ÐèÒª¶ÔËã·¨¾ÙÐÐÓÅ»¯£¬£¬£¬£¬£¬ÒÔÌá¸ß FPGA µÄÐÔÄܺÍЧÂÊ¡£¡£¡£¡£Ñ§Ô±ÐèÒªÕÆÎÕËã·¨¼¶ÓÅ»¯µÄÒªÁìºÍ¼¼ÇÉ£¬£¬£¬£¬£¬Äܹ»Æ¾Ö¤ÏÖʵÐèÇó¶ÔËã·¨¾ÙÐÐÓÅ»¯¡£¡£¡£¡£

4. ʵ¼ùÏîÄ¿½×¶Î£º
– ÏîÄ¿°¸Àýʵ²Ù£ºÌṩ´ó×ÚµÄÏîÄ¿°¸Àý£¬£¬£¬£¬£¬ÈçͨѶ¡¢Êý¾ÝÖÐÐÄ¡¢Æû³µµç×Ó¡¢¹¤Òµ¿ØÖƵÈÁìÓòµÄ FPGA Ó¦Óᣡ£¡£¡£Ñ§Ô±·Ö×é»ò×ÔÁ¦Íê³ÉÏîÄ¿£¬£¬£¬£¬£¬½«Ëùѧ֪ʶӦÓõ½ÏÖʵÎÊÌâÖУ¬£¬£¬£¬£¬Àο¿Ëùѧ֪ʶ£¬£¬£¬£¬£¬»ýÀÛ¸»ºñµÄʵսÂÄÀú¡£¡£¡£¡£ÔÚÏîĿʵÑéÀú³ÌÖУ¬£¬£¬£¬£¬Ñ§Ô±ÐèÒªÍê³ÉÐèÇóÆÊÎö¡¢¼Æ»®Éè¼Æ¡¢´úÂë±àд¡¢µ÷ÊÔ¡¢ÓÅ»¯µÈ»·½Ú¡£¡£¡£¡£
– ʵսÑÝÁ·£ºÍ¨¹ýÄ£ÄâÃæÊÔ¡¢ÏîÄ¿´ð±çµÈ·½·¨£¬£¬£¬£¬£¬ÌáÉýѧԱµÄÃæÊÔ¼¼Çɺͱí´ïÄÜÁ¦¡£¡£¡£¡£Õâ¹ØÓÚѧԱÔÚ½áÒµºóÄܹ»Ë³ËìÕÒµ½ÊÂÇéºÜÊÇÖ÷Òª£¬£¬£¬£¬£¬Äܹ»×ÊÖúѧԱÔÚÃæÊÔÖиüºÃµØÕ¹Ê¾×Ô¼ºµÄÄÜÁ¦ºÍÓÅÊÆ¡£¡£¡£¡£
5. ÉóºËÓë½áÒµ£º
– ÀíÂÛÉóºË£º¶ÔѧԱÔÚÀíÂÛ֪ʶѧϰ½×¶ÎµÄÕÆÎÕÇéÐξÙÐÐÉóºË£¬£¬£¬£¬£¬°üÀ¨ FPGA »ù´¡ÖªÊ¶¡¢HDL ±à³Ì¡¢¿ª·¢¹¤¾ßʹÓõȷ½ÃæµÄ֪ʶ¡£¡£¡£¡£¿£¿£¿£¿£¿£ÉóºË·½·¨¿ÉÄܰüÀ¨±ÊÊÔ¡¢ÔÚÏß²âÊԵȡ£¡£¡£¡£
– ÏîÄ¿ÉóºË£º¶ÔѧԱÔÚʵ¼ùÏîÄ¿½×¶ÎµÄÍê³ÉÇéÐξÙÐÐÉóºË£¬£¬£¬£¬£¬ÆÀ¹ÀÏîÄ¿µÄÍê³ÉÖÊÁ¿¡¢¹¦Ð§ÊµÏÖ¡¢ÐÔÄÜÖ¸±êµÈ¡£¡£¡£¡£Ñ§Ô±ÐèÒªÌá½»ÏîÄ¿±¨¸æºÍÑÝʾÏîĿЧ¹û¡£¡£¡£¡£
– ½áÒµÖ¤Ê飺¹ØÓÚÉóºË¼°¸ñµÄѧԱ£¬£¬£¬£¬£¬´ó·¢28¹úо½ÒÏþ½áÒµÖ¤Ê飬£¬£¬£¬£¬Ö¤ÊµÑ§Ô±ÒѾÍê³ÉÁË FPGA Åàѵ¿Î³Ì£¬£¬£¬£¬£¬¾ß±¸ÁËÒ»¶¨µÄ FPGA ¿ª·¢ÄÜÁ¦¡£¡£¡£¡£

6. ¾ÍҵЧÀÍ£¨²¿·Ö°à¼¶Ìṩ£©£º
– ¾ÍÒµÖ¸µ¼£ºÎªÑ§Ô±Ìṩ¾ÍÒµÖ¸µ¼£¬£¬£¬£¬£¬°üÀ¨¼òÀúÖÆ×÷¡¢ÃæÊÔ¼¼ÇÉ¡¢Ö°ÒµÍýÏëµÈ·½ÃæµÄÖ¸µ¼¡£¡£¡£¡£×ÊÖúѧԱÏàʶ¾ÍÒµÊг¡µÄÐèÇóºÍÇ÷ÊÆ£¬£¬£¬£¬£¬Ìá¸ßѧԱµÄ¾ÍÒµ¾ºÕùÁ¦¡£¡£¡£¡£
– ÆóÒµÍÆ¼ö£ºÓëÖÚ¶àÆóÒµ½¨ÉèÏàÖú¹ØÏµ£¬£¬£¬£¬£¬ÎªÑ§Ô±Ìṩ¾ÍÒµÍÆ¼öʱ»ú¡£¡£¡£¡£Ô¼ÇëÆóÒµ¼ÓÈëÕÐÆ¸»á»òÖ±½ÓÏòÆóÒµÍÆ¼öÓÅÒìѧԱ£¬£¬£¬£¬£¬×ÊÖúѧԱ˳Ëì¾ÍÒµ¡£¡£¡£¡£

ÐèÒª×¢ÖØµÄÊÇ£¬£¬£¬£¬£¬ÏêϸµÄÅàѵÁ÷³Ì¿ÉÄÜ»áÆ¾Ö¤²î±ðµÄ°à¼¶ºÍѧԱÐèÇóÓÐËùµ÷½â¡£¡£¡£¡£ÈôÊÇÄã¶Ô´ó·¢28¹úоµÄ FPGA Åàѵ¿Î³Ì¸ÐÐËȤ£¬£¬£¬£¬£¬½¨ÒéÖ±½ÓÁªÏµËûÃǵÄÕÐÉú²¿·Ö»ò»á¼û¹Ù·½ÍøÕ¾£¬£¬£¬£¬£¬ÒÔ»ñÈ¡×î׼ȷµÄ¿Î³ÌÐÅÏ¢¡£¡£¡£¡£
´ó·¢28













